Chapter 2: 数字逻辑基础

本笔记手动整理自 Lec02-1 / Lec02-2 课件，按知识脉络重新组织。

---

目录

1. Chapter 1 要点回顾
2. 为什么用数字系统
3. 基本逻辑门
4. MOS 晶体管与 CMOS 电路
5. IC 参数（逻辑电平与时序）
6. 布尔代数
7. 逻辑函数的表示形式
8. 卡诺图化简
9. 本章总结与考点

---

Chapter 1 要点回顾

课件开头对 Ch1 的核心知识做了快速复习，确保衔接：

补码与有符号整数

• 无符号和有符号 4-bit 的区别：位模式相同，解释不同
  • 1000 无符号 = 8，补码 = −8
• 符号扩展 (Sign Extension)：将 $w$-bit 补码扩展到 $w+k$ bit，复制符号位填充高位

补码乘法示例（理解原理即可，实际由硬件完成）

 1 ×  4 = 4:    0001 × 0100 = 00000100
 1 × -4 = -4:   0001 × 1100 = 11111100
-7 ×  4 = -28:  1001 × 0100 = 11100100
-7 × -4 =  28:  1001 × 1100 = 00011100

有符号乘法：根据符号位异或决定结果符号，数值部分用无符号乘法计算。

IEEE 754 浮点数（三种 exp 情况）

exp 字段	frac 字段	含义
全 0	全 0	±0
全 0	非 0	非规格化数，$E=1-\text{Bias}$，$M=0.\text{frac}$
非全0非全1	任意	规格化数，$E=\text{Exp}-\text{Bias}$，$M=1.\text{frac}$
全 1	全 0	$\pm \mathrm{\infty }$
全 1	非 0	NaN

---

为什么用数字系统

模拟信号 vs. 数字信号

• 模拟信号：取值连续，任意电压值
• 数字信号：只取两个离散电压值（0 / 1），人为加了"数字纪律"（Digital Discipline）

为何选数字？

1. 抗噪声：只用高/低两个范围，中间有护栏，噪声不影响逻辑值
2. 易级联：每级门重新输出干净的高/低电平，不积累误差（Static Discipline）
3. 可存储：双稳态电路（锁存器/触发器）天然对应 0/1
4. 可编程：把逻辑做成数字 → 软件即可改变行为（数字摄像头、手机、数字电视……）

---

基本逻辑门

三种基本运算

运算	符号	说明
AND	$A\cdot B$（或 $AB$）	全1才1
OR	$A+B$	有1就1
NOT	$\overline{A}$（或 $A^{\prime }$、$\sim A$）	取反

运算优先级（由高到低）：括号 → NOT → AND → OR

基本门真值表

A	B	AND ($AB$)	OR ($A+B$)	NOT ($\overline{A}$)
0	0	0	0	1
0	1	0	1	1
1	0	0	1	0
1	1	1	1	0

派生逻辑门

门	函数	特点
NAND	$\overline{AB}$	AND 后取反；功能完备（可实现任意逻辑）
NOR	$\overline{A+B}$	OR 后取反；同样功能完备
XOR	$A\oplus B=A\overline{B}+\overline{A}B$	输入相异为 1
XNOR	$\overline{A\oplus B}$	输入相同为 1
Buffer	$Y=A$	逻辑值不变，只增强驱动电流

NAND / NOR 真值表

A	B	NAND	NOR
0	0	1	1
0	1	1	0
1	0	1	0
1	1	0	0

用开关建模逻辑（理解电路本质）

• 串联开关 → AND（两个都闭合才通电）
• 并联开关 → OR（有一个闭合就通电）
• 常闭开关 → NOT（默认闭合，输入 1 时断开）

CMOS 门电路可以用这个开关模型来理解。

---

MOS 晶体管与 CMOS 电路

晶体管发展史

继电器（电磁开关）→ 真空管 → 晶体管（1947）→ 集成电路 IC（Robert Noyce，1958）

当前数字芯片几乎全部采用 CMOS（互补 MOS）工艺。

MOS 晶体管基础

MOS（Metal-Oxide-Silicon）晶体管有三个极：Gate（栅）/ Source（源）/ Drain（漏）

nMOS 晶体管

Gate 电压	等效开关
0（低）	断开 (OFF)
1（高）	导通 (ON)

• 传低电平（0）效果好 → Source 接 GND，用于下拉网络（Pull-Down Network）

pMOS 晶体管

Gate 电压	等效开关
0（低）	导通 (ON)
1（高）	断开 (OFF)

• 传高电平（1）效果好 → Source 接 VDD，用于上拉网络（Pull-Up Network）

记忆口诀：nMOS 高电平开（用圆圈表示 pMOS 的"低开"），nMOS 传好 0，pMOS 传好 1。

CMOS 互补结构

CMOS 门 = pMOS 上拉网络（PUN） + nMOS 下拉网络（PDN），两者互补：

• 输入某组合时，PUN 导通 PDN 截止 → 输出强 VDD（1）
• 输入另一组合时，PDN 导通 PUN 截止 → 输出强 GND（0）
• 静态时几乎不消耗电流（CMOS 低静态功耗的根因）

NOT 门（反相器）

VDD
 |
[P1]  ← Gate = A  (pMOS: A=0 时 ON)
 |
 Y  ← 输出
 |
[N1]  ← Gate = A  (nMOS: A=1 时 ON)
 |
GND

A	P1	N1	Y
0	ON	OFF	1
1	OFF	ON	0

NAND 门结构规律

• pMOS 并联（任一输入 0 → 至少一个 pMOS 导通 → 输出拉高）
• nMOS 串联（全部输入 1 → nMOS 全导通 → 输出拉低）

A	B	P1	P2	N1	N2	Y
0	0	ON	ON	OFF	OFF	1
0	1	ON	OFF	OFF	ON	1
1	0	OFF	ON	ON	OFF	1
1	1	OFF	OFF	ON	ON	0

NOR 门结构规律

• pMOS 串联（全部输入 0 → 全部 pMOS 导通 → 输出拉高）
• nMOS 并联（任一输入 1 → 有 nMOS 导通 → 输出拉低）

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

总结规律：NAND → pMOS 并 / nMOS 串；NOR → pMOS 串 / nMOS 并。 $n$ 输入门需要 $n$ 个 pMOS + $n$ 个 nMOS。

AND 门的实现

CMOS 中没有"直接"AND 门 —— 需要 NAND 后接 NOT：

$$\text{AND}=\text{NAND}+\text{NOT}$$

因此 NAND/NOR 比 AND/OR 在 CMOS 中更"原生"，是实际设计的基本单元。

传输门 (Transmission Gate)

单个 nMOS 传 1 时有阈值损失，单个 pMOS 传 0 时有阈值损失。将 nMOS 和 pMOS 并联，用互补使能信号同时控制：

• $A=1$，$\overline{A}=0$：nMOS ON，pMOS ON → 0 和 1 都能完整传输
• $A=0$，$\overline{A}=1$：两者都 OFF → 断路

---

IC 参数（逻辑电平与时序）

电源电压 VCC / VDD

历史趋势：5V → 3.3V → 1.8V → 1.2V → 1.0V（随制程缩小持续降低）

降压原因：

1. 防止薄栅氧化层击穿
2. 降低动态功耗（$P_D\propto V_{DD}^2$）

逻辑电平定义

数字门不追求精确电压，只区分"足够高"和"足够低"，四个参数定义了合法范围：

参数	含义
$V_{OH}$	Output High（驱动门输出高电平的最低保证值）
$V_{OL}$	Output Low（驱动门输出低电平的最高保证值）
$V_{IH}$	Input High（被接收门识别为逻辑 1 的最低输入电压）
$V_{IL}$	Input Low（被接收门识别为逻辑 0 的最高输入电压）

必须满足：$V_{OH}>V_{IH}$ 且 $V_{OL}<V_{IL}$，这样输出才能被下一级可靠识别。

噪声裕量 (Noise Margin)

信号从驱动门到接收门之间允许叠加的最大噪声：

$$N{M}_H=V_{OH}-V_{IH}\text{（高电平噪声裕量）}$$$$N{M}_L=V_{IL}-V_{OL}\text{（低电平噪声裕量）}$$

典型 CMOS（VDD = 5V）：$V_{OH}=4.4V$，$V_{IH}=3.15V$，$V_{OL}=0.1V$，$V_{IL}=1.35V$

$$N{M}_H=N{M}_L=1.25V$$

各主要逻辑家族参数对比：

逻辑家族	VDD	$V_{IL}$	$V_{IH}$	$V_{OL}$	$V_{OH}$
TTL	5V	0.8	2.0	0.4	2.4
CMOS	5V	1.35	3.15	0.33	3.84
LVTTL	3.3V	0.8	2.0	0.4	2.4
LVCMOS	3.3V	0.9	1.8	0.36	2.7

CMOS 的 $N{M}_H=N{M}_L$（对称），噪声裕量比 TTL 大很多，这是 CMOS 抗干扰能力强的原因。

静态纪律 (Static Discipline)

只要给定合法逻辑输入，每个电路元件必须产生合法逻辑输出。

这是数字抽象能够无限级联的基础。直流传输特性（DC Transfer Characteristic）决定了实际门是否满足静态纪律。理想缓冲器的 $N{M}_H=N{M}_L=V_{DD}/2$；实际门 $N{M}_H,N{M}_L<V_{DD}/2$。

传播延迟 (Propagation Delay)

输出对输入的响应有延迟：

参数	含义
$t_{pHL}$	输出从高变低的传播延迟
$t_{pLH}$	输出从低变高的传播延迟
$t_{pd}$	$max(t_{pHL},t_{pLH})$，取保守值

• 电压越高 → 晶体管电流越大 → 速度越快（$V_{DD}\uparrow \Rightarrow t_{pd}\downarrow$）

转换时间 (Transition Time / Slew Rate)

信号从 10% 到 90%（上升）或从 90% 到 10%（下降）所需时间，受电容负载和 Fan-out 影响。

功耗 (Power Dissipation)

• 静态功耗 $P_S=I_{DD}\cdot V_{CC}$：CMOS 互补结构静态电流极小，此项可忽略
• 动态功耗 $P_D\propto C\cdot V_{DD}^2\cdot f$：每次翻转对负载电容充放电耗能，是 CMOS 功耗的主要来源

扇入 / 扇出 (Fan-in / Fan-out)

• Fan-in：一个门最多接受的输入数。Fan-in 越大，nMOS 串联数越多，下拉速度越慢。
• Fan-out：一个门的输出最多驱动几个后级门的输入。超过规格：$V_{OH}$ 下降，噪声裕量减小，可能失效。Fan-out = 驱动门提供的电流 ÷ 每个负载门需要的电流。

---

布尔代数

公理 (Axioms)

布尔代数建立在以下公理上（Switching Algebra 中变量只取 0 或 1）：

公理	内容
零元	$0\cdot 0=0$
一元	$1+1=1$
AND	$0\cdot 1=1\cdot 0=0$
OR	$1+0=0+1=1$
NOT	$\overline{0}=1$，$\overline{1}=0$

注意：布尔代数（多值）≠ 开关代数（二值）。课程讨论的是开关代数。

单变量定理（由公理证明）

定理	AND 形式	OR 形式
零/一元	$A\cdot 0=0$	$A+1=1$
幺元	$A\cdot 1=A$	$A+0=A$
幂等律	$A\cdot A=A$	$A+A=A$
互补律	$A\cdot \overline{A}=0$	$A+\overline{A}=1$
双重否定	$\overline{\overline{A}}=A$

多变量定理

定理	内容
交换律	$AB=BA$；$A+B=B+A$
结合律	$(AB)C=A(BC)$；$(A+B)+C=A+(B+C)$
分配律	$A(B+C)=AB+AC$；$A+BC=(A+B)(A+C)$（注意第二条与普通代数不同！）
吸收律	$A+AB=A$；$A(A+B)=A$
德摩根定律	$\overline{AB}=\overline{A}+\overline{B}$；$\overline{A+B}=\overline{A}\cdot \overline{B}$
一致性定理	$AB+\overline{A}C+BC=AB+\overline{A}C$（BC 是冗余项）

德摩根定律——重中之重

$$\overline{A\cdot B}=\overline{A}+\overline{B}$$$$\overline{A+B}=\overline{A}\cdot \overline{B}$$

口诀："与变或，或变与，各项取反"

推广到 $n$ 变量：$\overline{A_1{A}_2\cdots A_n}={\overline{A}}_1+{\overline{A}}_2+\cdots +{\overline{A}}_n$

对偶原理 (Duality)

将布尔表达式中的 $\cdot$ 与 $+$ 互换，$0$ 与 $1$ 互换（变量本身不取反），得到对偶式。 若等式成立，其对偶等式也成立。

例：吸收律 $A+AB=A$ 的对偶式是 $A(A+B)=A$ ✓

证明示例

吸收律 $A+AB=A$：

$$A+AB=A\cdot 1+A\cdot B=A(1+B)=A\cdot 1=A$$

一致性定理 $AB+\overline{A}C+BC=AB+\overline{A}C$：

$$BC=BC\cdot 1=BC(A+\overline{A})=ABC+\overline{A}BC$$$$AB+\overline{A}C+BC=AB+\overline{A}C+ABC+\overline{A}BC=AB(1+C)+\overline{A}C(1+B)=AB+\overline{A}C$$

Bubble Pushing（泡泡推进法）

利用德摩根定律，在电路图上通过移动"小圆圈"（取反符号）来变换门的形式，使圆圈相消（取反相抵），读出布尔表达式更方便。

规则：

1. 从输出端开始向输入方向逐门处理
2. 圆圈"穿过"门体时：AND ↔ OR（门体改变），同时在各输入端添加圆圈
3. 尽量使相邻的圆圈两两相消

应用：

• NAND-NAND 两级 = SOP（积之和）实现
• NOR-NOR 两级 = POS（和之积）实现

---

逻辑函数的表示形式

真值表 (Truth Table)

$n$ 个变量有 $2^n$ 行，每行一种输入组合，给出函数值 0 或 1。

• 唯一性：两个函数等价当且仅当真值表完全相同
• 缺点：变量多时行数指数增长（10 变量 = 1024 行），不便手工化简

基本术语

术语	定义	例子（3 变量 $x,y,z$）
字面量 (Literal)	一个变量或其补	$x$，$\overline{y}$，$z$
乘积项 (Product Term)	字面量用 AND 连接	$x\overline{y}z$
求和项 (Sum Term)	字面量用 OR 连接	$x+\overline{y}+z$
最小项 (Minterm) $m_j$	含全部 $n$ 个变量的乘积项	$m_5=x\overline{y}z$（行号 101₂ = 5）
最大项 (Maxterm) $M_j$	含全部 $n$ 个变量的求和项	$M_5=\overline{x}+y+\overline{z}$（行号 101₂ = 5）

最小项 vs. 最大项的关系：$m_j=\overline{M_j}$（互为补）

最小项的命名规则：变量取值为 1 时写原变量，取值为 0 时写补变量。

例：$x=1,y=0,z=1$（行号 5），最小项 $m_5=x\overline{y}z$，最大项 $M_5=\overline{x}+y+\overline{z}$

规范形式 (Canonical Forms)——唯一表示

积之和 SOM (Sum of Minterms)：真值表中 $F=1$ 的行对应的最小项相加

$$F=\sum m(j_1,j_2,\dots )$$

和之积 POM (Product of Maxterms)：真值表中 $F=0$ 的行对应的最大项相乘

$$F=\prod M(j_1,j_2,\dots )$$

SOM 和 POM 的下标互补（因为 $m_j=\overline{M_j}$）：

$$f(x,y,z)=\sum m(1,2,4,6)=\prod M(0,3,5,7)$$

举例

$f(x,y,z)$ 真值表（$F=1$ 在行 1,2,4,6）：

行号	x	y	z	f
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	0
4	1	0	0	1
5	1	0	1	0
6	1	1	0	1
7	1	1	1	0

$$f=\sum m(1,2,4,6)=\overline{x}\overline{y}z+\overline{x}y\overline{z}+x\overline{y}\overline{z}+xy\overline{z}$$$$f=\prod M(0,3,5,7)=(x+y+z)(x+\overline{y}+\overline{z})(\overline{x}+y+\overline{z})(\overline{x}+\overline{y}+\overline{z})$$

标准形式 (Standard Forms)——非唯一

• 积之和 SOP：乘积项的 OR，如 $AB+\overline{A}C$（不要求每项含全部变量）
• 和之积 POS：求和项的 AND，如 $(A+B)(\overline{A}+C)$

SOP/POS 对应两级电路实现：SOP → AND-OR；POS → OR-AND。

---

卡诺图化简

为什么用卡诺图

代数化简需要技巧，不保证最优。卡诺图（Karnaugh Map，K-Map）是真值表的二维重排，利用相邻格子只差一个变量的性质，通过圈格子直观找到最简 SOP。

卡诺图结构

关键：行列标签用格雷码（00, 01, 11, 10）排列，保证相邻格子（包括首尾卷边）只差一位。

2 变量 K-Map（4 格）：

	$y=0$	$y=1$
$x=0$	$m_0$ (00)	$m_1$ (01)
$x=1$	$m_2$ (10)	$m_3$ (11)

3 变量 K-Map（8 格，行 $x$，列 $yz$ 格雷码）：

	$yz=00$	$yz=01$	$yz=11$	$yz=10$
$x=0$	$m_0$	$m_1$	$m_3$	$m_2$
$x=1$	$m_4$	$m_5$	$m_7$	$m_6$

4 变量 K-Map（16 格，行 $wx$，列 $yz$ 格雷码）：

	$yz=00$	$yz=01$	$yz=11$	$yz=10$
$wx=00$	$m_0$	$m_1$	$m_3$	$m_2$
$wx=01$	$m_4$	$m_5$	$m_7$	$m_6$
$wx=11$	$m_{12}$	$m_{13}$	$m_{15}$	$m_{14}$
$wx=10$	$m_8$	$m_9$	$m_{11}$	$m_{10}$

边界卷绕：上下两行相邻，左右两列相邻，四个角落也相互相邻。

核心术语

术语	含义
蕴含项 (Implicant)	K-Map 上合法矩形（大小 $2^k$）中的 1，对应一个乘积项
质蕴含项 (Prime Implicant, PI)	不能再扩大的最大合法矩形。化简一定只用 PI
基本质蕴含项 (Essential PI)	某个 1 只被这一个 PI 覆盖 → 此 PI 必须选入最终结果

K-Map 化简规则

1. 所有的 1 至少被圈一次
2. 每个圆圈大小必须是 $2^k$（1, 2, 4, 8, 16 格），且形成矩形（含卷边）
3. 圆圈尽量大（同等情况下大圆圈消去更多变量）
4. 无关项 (Don't Care, X)：可圈入使圆圈更大，也可忽略；最终不必覆盖

圆圈大小与结果关系（$n$ 变量 K-Map）：

圈住 $2^k$ 格	消去 $k$ 个变量	乘积项含 $n-k$ 个变量
1 格	0 个	$n$ 个变量（完整最小项）
2 格	1 个	$n-1$ 个
4 格	2 个	$n-2$ 个
$2^n$ 格	$n$ 个	常数 1（恒真）

如何读出乘积项：看卡诺图中被圈的变量，在圆圈范围内保持不变的变量留下（为 0 写补，为 1 写原），变化的变量消去。

化简步骤（系统方法）

1. 找所有质蕴含项（PI）：穷举所有最大合法矩形
2. 标出基本质蕴含项（Essential PI）：找只有一个 PI 覆盖的 1
3. 选最小覆盖：用尽量少的额外 PI 覆盖剩余未被覆盖的 1

质蕴含项选取原则：最小化重叠，每个被选中的 PI 至少包含一个其他 PI 未覆盖的最小项。

化简结果可能不唯一（多个等价最小覆盖），但代价相同。

化简示例 1

$F(X,Y,Z)=\sum m(3,5,6,7)$，3 变量 K-Map：

	$YZ=00$	$YZ=01$	$YZ=11$	$YZ=10$
$X=0$			1
$X=1$		1	1	1

质蕴含项：

• $m_6,m_7$（右上角 2 格）→ $XY$（X=1，Y=1，Z 变化消去）
• $m_5,m_7$（右侧竖列）→ $XZ$（X=1，Z=1，Y 变化消去）
• $m_3,m_7$（中间竖列）→ $YZ$（Y=1，Z=1，X 变化消去）

$m_3$ 只被 $YZ$ 覆盖，$m_5$ 只被 $XZ$ 覆盖，$m_6$ 只被 $XY$ 覆盖，三个都是 Essential PI：

$$F=XY+XZ+YZ$$

化简示例 2

$F(W,X,Y,Z)=\sum m(1,2,5,7,8,10,12,13,15)$，4 变量 K-Map：

	$YZ=00$	$YZ=01$	$YZ=11$	$YZ=10$
$WX=00$		1		1
$WX=01$	1	1	1
$WX=11$	1	1	1
$WX=10$	1			1

（请在纸上画圆圈，找 PI，结果不唯一。）

5 变量及以上

用两张 4 变量 K-Map 并排（第 5 个变量 $V=0$ 和 $V=1$ 各一张），相同位置的格子在两张图之间也算相邻。

---

本章总结与考点

1. 为什么用数字系统

抗噪声（护栏电压）+ 静态纪律保证级联 + 可存储 + 可编程。

2. 基本逻辑门（必须熟记）

门	函数	全 0 输出	全 1 输出	功能完备
NOT	$\overline{A}$	—	—	—
AND	$AB$	有 0	全 1	否
OR	$A+B$	全 0	有 1	否
NAND	$\overline{AB}$	全 1	有 0	是
NOR	$\overline{A+B}$	有 1	全 0	是
XOR	$A\oplus B$	相同	相异	否

3. CMOS 结构要点（考点）

• nMOS 高电平导通，传好 0；pMOS 低电平导通，传好 1
• NAND：pMOS 并联 + nMOS 串联；NOR：pMOS 串联 + nMOS 并联
• 静态时互补结构无直通电流，静态功耗极低

4. IC 参数关键公式

$$N{M}_H=V_{OH}-V_{IH},N{M}_L=V_{IL}-V_{OL}$$

传播延迟 $t_{pd}=max(t_{pHL},t_{pLH})$；动态功耗 $P_D\propto C{V}_{DD}^{2}f$

5. 布尔代数核心定理

• 德摩根：$\overline{AB}=\overline{A}+\overline{B}$；$\overline{A+B}=\overline{A}\overline{B}$
• 吸收律：$A+AB=A$；$A(A+B)=A$
• 一致性：$AB+\overline{A}C+BC=AB+\overline{A}C$（BC 冗余）
• 对偶原理：$+\leftrightarrow \cdot$，$0\leftrightarrow 1$，定理两两对偶

6. 规范形式

$$F=\sum m(\text{F=1 的行号})=\prod M(\text{F=0 的行号})$$

SOM 下标 ∪ POM 下标 = $\{0,1,\dots ,2^n-1\}$（互补）

7. K-Map 化简要点（必考）

• 格雷码排列，相邻只差一位，四边可卷绕
• 圆圈大小 $2^k$，越大越好
• 先找 Essential PI（必选），再最少补齐剩余 1
• 无关项（X）可圈入扩大圆圈
• 化简结果可能不唯一，只要代价等价均可